عبور TSMC از مرز ۱ نانومتر با ترانزیستورهای دوبعدی

ترانزیستور زیر ۱ نانومتر TSMC چیست؟ بررسی نقش MoS₂ و اکسید آلومینیوم در آینده هوش مصنوعی

مهندسی اتم‌ها در TSMC؛ چگونه MoS₂ راه را برای تراشه‌های زیر ۱ نانومتر باز می‌کند؟

برای چند دهه، یکی از مهم‌ترین موتورهای پیشرفت صنعت نیمه‌رسانا ساده به نظر می‌رسید: ترانزیستورها را کوچک‌تر کنیم، تعداد بیشتری از آن‌ها را در فضای کمتر قرار دهیم و در نهایت به تراشه‌ای سریع‌تر و کم‌مصرف‌تر برسیم.

اما در مقیاس‌های امروزی، این فرمول دیگر به سادگی گذشته کار نمی‌کند.

هر نسل جدید فرآیند ساخت، تولیدکنندگان را به ابعادی نزدیک‌تر می‌کند که در آن دیگر محدودیت‌ها فقط مهندسی و اقتصادی نیستند؛ فیزیک ماده، رفتار الکترون‌ها و حتی نحوه قرارگیری اتم‌ها در سطح مواد به بخشی از مسئله تبدیل می‌شود.

در همین نقطه است که تحقیقات TSMC و دانشگاه ملی یانگ مینگ چیاو تونگ (NYCU) اهمیت پیدا می‌کند. این همکاری به سراغ یکی از گزینه‌های جدی برای نسل‌های آینده ترانزیستور یعنی نیمه‌رساناهای دوبعدی، به‌ویژه مولیبدن دی‌سولفید یا MoS₂ رفته است؛ موادی که می‌توانند کانالی تقریباً در حد یک لایه اتمی ایجاد کنند و به ترانزیستور اجازه دهند در ابعادی بسیار کوچک‌تر از ساختارهای سیلیکونی متعارف همچنان کنترل مناسبی روی جریان داشته باشد. تحقیقات قبلی نیز نشان داده‌اند که MoS₂ به دلیل ضخامت اتمی و ویژگی‌های الکترونیکی خود، گزینه‌ای جدی برای ادامه کوچک‌سازی ترانزیستورهاست.

سایبرکست قسمت 120 : رویکرد جدید TSMC برای نزدیک شدن به ترانزیستورهای زیر ۱ نانومتر

TSMC چگونه به مرز زیر ۱ نانومتر نزدیک می‌شود؟ نبرد تازه بر سر رابطی به ضخامت چند اتم

استفاده از لایه ۰.۴۲ نانومتری اکسید آلومینیوم برای حل مشکل گیت در ترانزیستورهای مولیبدن دی‌سولفید (MoS₂)

برای چند دهه، یکی از مهم‌ترین موتورهای پیشرفت صنعت نیمه‌رسانا ساده به نظر می‌رسید: ترانزیستورها را کوچک‌تر کنیم، تعداد بیشتری از آن‌ها را در فضای کمتر قرار دهیم و در نهایت به تراشه‌ای سریع‌تر و کم‌مصرف‌تر برسیم.

اما در مقیاس‌های امروزی، این فرمول دیگر به سادگی گذشته کار نمی‌کند.

هر نسل جدید فرآیند ساخت، تولیدکنندگان را به ابعادی نزدیک‌تر می‌کند که در آن دیگر محدودیت‌ها فقط مهندسی و اقتصادی نیستند؛ فیزیک ماده، رفتار الکترون‌ها و حتی نحوه قرارگیری اتم‌ها در سطح مواد به بخشی از مسئله تبدیل می‌شود.

در همین نقطه است که تحقیقات TSMC و دانشگاه ملی یانگ مینگ چیاو تونگ (NYCU) اهمیت پیدا می‌کند. این همکاری به سراغ یکی از گزینه‌های جدی برای نسل‌های آینده ترانزیستور یعنی نیمه‌رساناهای دوبعدی، به‌ویژه مولیبدن دی‌سولفید یا MoS₂ رفته است؛ موادی که می‌توانند کانالی تقریباً در حد یک لایه اتمی ایجاد کنند و به ترانزیستور اجازه دهند در ابعادی بسیار کوچک‌تر از ساختارهای سیلیکونی متعارف همچنان کنترل مناسبی روی جریان داشته باشد. تحقیقات قبلی نیز نشان داده‌اند که MoS₂ به دلیل ضخامت اتمی و ویژگی‌های الکترونیکی خود، گزینه‌ای جدی برای ادامه کوچک‌سازی ترانزیستورهاست.

اما مسئله دقیقاً از همین‌جا شروع می‌شود.

چرا کوچک‌تر کردن ترانزیستور دیگر کار ساده‌ای نیست؟

ترانزیستور را می‌توان در ساده‌ترین حالت یک کلید الکترونیکی فوق‌العاده کوچک دانست. جریان از کانالی عبور می‌کند و گیت با اعمال میدان الکتریکی تعیین می‌کند که این جریان عبور کند یا متوقف شود.

در ترانزیستورهای مدرن، هدف این است که گیت تا حد امکان کنترل الکترواستاتیکی کاملی بر کانال داشته باشد. ساختارهای FinFET و سپس Gate-All-Around یا GAA دقیقاً برای همین هدف توسعه پیدا کردند: گیت بخش بیشتری از کانال را در بر بگیرد تا بتواند جریان را با دقت بیشتری کنترل کند.

اما هرچه کانال کوتاه‌تر و نازک‌تر شود، کنترل گیت دشوارتر می‌شود.

یکی از مشکلات مهم، Short-Channel Effects یا اثرات کانال کوتاه است. در ابعاد بسیار کوچک، میدان الکتریکی ناشی از منبع و درین می‌تواند بیش از حد بر کانال اثر بگذارد و گیت دیگر به‌تنهایی کنترل‌کننده اصلی رفتار ترانزیستور نباشد.

از طرف دیگر، وقتی ابعاد به چند نانومتر نزدیک می‌شوند، پدیده‌هایی مانند تونل‌زنی کوانتومی نیز اهمیت بیشتری پیدا می‌کنند. در این شرایط، الکترون‌ها دیگر کاملاً مطابق تصویری که از یک جریان الکتریکی در ابعاد ماکروسکوپی داریم رفتار نمی‌کنند.

به همین دلیل است که مسیر آینده ترانزیستور الزاماً به معنای «سیلیکون کوچک‌تر» نیست؛ بلکه ممکن است به معنای مواد جدید و معماری‌های کاملاً متفاوت باشد.

MoS₂ چرا این‌قدر مورد توجه قرار گرفته است؟

مولیبدن دی‌سولفید یا MoS₂ یکی از اعضای خانواده مواد موسوم به Transition Metal Dichalcogenides یا TMDها است.

ویژگی مهم این مواد، امکان ساخت لایه‌هایی با ضخامت اتمی است.

در یک لایه MoS₂، ضخامت ماده در حدود ۰.۷ نانومتر است؛ یعنی تقریباً همان مقیاسی که صنعت نیمه‌رسانا برای نسل‌های آینده به آن چشم دوخته است.

این موضوع یک مزیت بنیادی ایجاد می‌کند: اگر کانال ترانزیستور از ماده‌ای ساخته شود که ذاتاً ضخامت بسیار کمی دارد، می‌توان بدون نیاز به تراشیدن و نازک‌کردن شدید یک ماده سه‌بعدی، به یک کانال فوق‌العاده نازک رسید.

تحقیقات دانشگاهی نیز پیش‌تر این ایده را جدی آزمایش کرده‌اند. در سال ۲۰۱۶، پژوهشگران موفق شدند یک ترانزیستور MoS₂ با طول گیت فیزیکی ۱ نانومتر بسازند و عملکرد سوئیچینگ قابل‌توجهی به دست آورند.

در سال‌های بعد نیز نمونه‌های دیگری از ترانزیستورهای MoS₂ با گیت‌های زیر یک نانومتر و معماری‌های عمودی ارائه شده‌اند.

بنابراین ایده «ترانزیستور زیر ۱ نانومتر» دیگر صرفاً یک مفهوم نظری نیست.

چالش اصلی این است که آیا می‌توان چنین ساختاری را با کیفیت، یکنواختی و قابلیت اطمینان موردنیاز صنعت تراشه ساخت؟

و این دقیقاً جایی است که تحقیقات TSMC و NYCU اهمیت بیشتری پیدا می‌کند.

مشکل پنهان در ترانزیستورهای دوبعدی: خود گیت

ممکن است تصور کنیم اگر MoS₂ به‌اندازه کافی نازک است، مسئله حل شده است.

اما این تصور اشتباه است.

ترانزیستور فقط یک کانال نیست. برای کنترل کانال باید یک دی‌الکتریک گیت با کیفیت بسیار بالا روی آن قرار بگیرد و سپس الکترود گیت ساخته شود.

دی‌الکتریک باید اجازه دهد میدان الکتریکی گیت به کانال منتقل شود، اما هم‌زمان مانع عبور مستقیم جریان و نشت الکتریکی شود.

مشکل اینجاست که سطح MoS₂ مانند سیلیکون رفتار نمی‌کند.

سطح مواد دوبعدی مانند MoS₂ فاقد بسیاری از پیوندهای سطحی آویزان یا dangling bonds است که در فرآیندهای متداول ساخت، به جوانه‌زنی و رشد یکنواخت لایه‌های دی‌الکتریک کمک می‌کنند.

در نتیجه، رسوب‌گذاری مستقیم دی‌الکتریک‌های high-k روی MoS₂ می‌تواند به ایجاد لایه‌ای ناهموار، نقص‌های بین‌سطحی و در نهایت افت عملکرد ترانزیستور منجر شود. این مشکل در تحقیقات مستقل درباره MoS₂ نیز به‌طور گسترده مستند شده است.

این موضوع اهمیت بسیار زیادی دارد.

چون در ابعاد بزرگ‌تر، یک نقص کوچک در رابط بین دو ماده ممکن است قابل مدیریت باشد؛ اما وقتی کل کانال فقط یک لایه اتمی ضخامت دارد، همان رابط می‌تواند عملاً رفتار کل ترانزیستور را تعیین کند.

راه‌حل TSMC و NYCU: قبل از ساخت گیت، سطح را مهندسی کنیم

رویکرد مورد بحث در این تحقیق به جای اینکه صرفاً به دنبال یک روش بهتر برای نشاندن دی‌الکتریک روی MoS₂ باشد، ابتدا خود سطح کانال را مهندسی می‌کند.

ایده اصلی این است که یک لایه بسیار نازک آلومینیوم روی MoS₂ ایجاد شود و سپس این آلومینیوم اکسید شود تا یک لایه بسیار نازک Al₂O₃ تشکیل دهد.

در گزارش مورد بحث، ضخامت این لایه اکسید آلومینیوم حدود ۰.۴۲ نانومتر عنوان شده است.

پس از آن، یک دی‌الکتریک high-k مبتنی بر HfO₂ یا اکسید هافنیوم روی این لایه قرار می‌گیرد.

در واقع، این ساختار را می‌توان نوعی مهندسی رابط دانست:

MoS₂ → لایه بسیار نازک Al₂O₃ → HfO₂ → گیت

لایه میانی بسیار نازک نقش مهمی دارد؛ زیرا قرار است مشکل سطح MoS₂ را برای رشد و عملکرد لایه دی‌الکتریک بعدی کاهش دهد.

این ایده از نظر علمی نیز با مسیرهای تحقیقاتی قبلی هم‌خوان است. پژوهش‌های مختلف نشان داده‌اند که استفاده از لایه‌های واسط می‌تواند تشکیل دی‌الکتریک روی مواد دوبعدی را بهبود دهد؛ برای مثال، استفاده از لایه‌های واسط آلومینیوم نیترید یا لایه‌های اکسیدی فوق‌نازک برای بهبود رابط MoS₂ و دی‌الکتریک قبلاً بررسی شده است.

حتی یک مطالعه منتشرشده در Nature در سال ۲۰۲۴ نشان داد که Al₂O₃ تک‌بلوری و اتمی‌نازک می‌تواند به‌عنوان دی‌الکتریک باکیفیت برای ترانزیستورهای MoS₂ استفاده شود و ویژگی‌هایی مانند نشتی بسیار پایین و استحکام دی‌الکتریکی مناسب ارائه دهد.

بنابراین نوآوری اصلی را نباید صرفاً در «استفاده از آلومینیوم» جست‌وجو کرد؛ مسئله مهم‌تر، کنترل دقیق رابط میان یک نیمه‌رسانای دوبعدی و سیستم گیت در مقیاس آنگسترومی است.

چرا ۰.۴۲ نانومتر اهمیت دارد؟

برای درک بزرگی این عدد، کافی است بدانیم یک نانومتر برابر با ۱۰ آنگستروم است.

یعنی ۰.۴۲ نانومتر تنها ۴.۲ آنگستروم است.

در چنین مقیاسی، دیگر نمی‌توان درباره «لایه نازک» به همان معنایی صحبت کرد که مثلاً درباره یک پوشش چند ده نانومتری صحبت می‌کنیم. اینجا با ساختاری مواجهیم که ضخامت آن به تعداد بسیار محدودی از اتم‌ها نزدیک شده است.

این موضوع از منظر مهندسی تراشه بسیار مهم است، زیرا یکی از پارامترهای کلیدی گیت، Equivalent Oxide Thickness یا EOT است؛ ضخامت معادل اکسیدی که نشان می‌دهد دی‌الکتریک از نظر کنترل الکتریکی تا چه اندازه نازک عمل می‌کند.

هرچه EOT کاهش یابد، در حالت ایده‌آل گیت می‌تواند با ولتاژ پایین‌تر کنترل قوی‌تری بر کانال داشته باشد؛ البته این کاهش نباید به قیمت افزایش شدید نشت جریان یا افت قابلیت اطمینان تمام شود.

پژوهش‌های TSMC و NYCU در سال‌های گذشته نیز دقیقاً روی همین مسیر حرکت کرده‌اند. در یکی از کارهای مشترک، تیمی از TSMC و NYCU ترانزیستور MoS₂ با دی‌الکتریک high-k و EOT حدود ۱ نانومتر را نشان داده بود که به swing نزدیک به مقدار ایده‌آل دست یافت.

بنابراین تحقیق جدید را باید بخشی از یک مسیر پژوهشی چندساله دانست، نه یک اتفاق کاملاً جداگانه.

آیا این یعنی TSMC به تراشه‌های زیر ۱ نانومتر رسیده است؟

خیر؛ حداقل نه به معنای تولید یک تراشه تجاری با فرآیند ساخت زیر ۱ نانومتر.

این تفکیک برای فهم درست خبر بسیار مهم است.

عبارت «زیر ۱ نانومتر» در اخبار فناوری گاهی به شکل گمراه‌کننده‌ای با نام گره فرآیندی یا process node ترکیب می‌شود.

در صنعت مدرن، نام‌هایی مانند ۳ نانومتر و ۲ نانومتر دیگر الزاماً به این معنا نیستند که تمام ابعاد فیزیکی ترانزیستور دقیقاً ۳ یا ۲ نانومتر هستند. این اعداد بخشی از نام‌گذاری نسل فرآیند هستند و برای مقایسه فناوری‌ها باید پارامترهایی مانند Gate Pitch، Contacted Poly Pitch، Metal Pitch، تراکم ترانزیستور، عملکرد و مصرف انرژی را نیز در نظر گرفت.

بنابراین یک «ترانزیستور با گیت زیر ۱ نانومتر» با یک «فرآیند تولید تجاری زیر ۱ نانومتر» یک چیز نیست.

تحقیقات منتشرشده در Nature نیز نمونه‌هایی از ترانزیستورهای زیر یک نانومتر را نشان داده‌اند، اما این دستاوردها در سطح دستگاه آزمایشگاهی هستند و با یک فناوری تولید انبوه CMOS فاصله دارند.

این تفاوت احتمالاً مهم‌ترین نکته‌ای است که باید هنگام پوشش این خبر به خواننده منتقل شود.

پس TSMC واقعاً چه چیزی را به جلو می‌برد؟

اگر بخواهیم دستاورد را دقیق‌تر تعریف کنیم، مسئله این نیست که TSMC ناگهان یک تراشه ۰.۷ نانومتری ساخته است.

مسئله این است که پژوهشگران در حال حل یکی از موانع مهم برای استفاده از نیمه‌رساناهای دوبعدی در ترانزیستورهای فوق‌مقیاس‌پذیر هستند.

در چنین ترانزیستورهایی، سه مسئله باید هم‌زمان حل شود:

• کانال باید به‌اندازه کافی نازک و کوتاه باشد تا چگالی ترانزیستور افزایش یابد.
• گیت باید بتواند کانال را با دقت بسیار بالا کنترل کند.
• رابط میان کانال و دی‌الکتریک نباید باعث افزایش شدید نقص، نشت و مقاومت شود.

اگر هر سه مورد با هم حل نشوند، کوچک‌سازی روی کاغذ ممکن است، اما ساخت یک تراشه واقعی و قابل‌اعتماد ممکن نخواهد بود.

از همین منظر، مهندسی رابط شاید حتی از کوچک‌تر کردن خود کانال مهم‌تر شود.

نبرد بعدی صنعت تراشه احتمالاً بر سر «مواد» است

تا اینجا داستان صنعت تراشه عمدتاً داستان سیلیکون و معماری‌های جدید آن بوده است؛ از Planar CMOS گرفته تا FinFET و سپس GAA.

اما در مسیر آینده، احتمالاً شاهد ترکیبی از چند رویکرد خواهیم بود:

مواد دوبعدی + معماری سه‌بعدی + دی‌الکتریک‌های فوق‌نازک + مهندسی رابط + فناوری‌های جدید اتصال.

این روند از همین حالا نیز در تحقیقات دانشگاهی و صنعتی قابل مشاهده است. برای مثال، تحقیقات ۲۰۲۶ روی ترانزیستورهای MoS₂ با ساختارهای عمودی و گیت زیر یک نانومتر نشان می‌دهد که پژوهشگران دیگر صرفاً به کوچک‌سازی افقی فکر نمی‌کنند و در حال بررسی روش‌های جدید برای کنترل کانال در سه بعد هستند.

از سوی دیگر، کارهای TSMC و NYCU درباره کاهش مقاومت تماس در ترانزیستورهای MoS₂ نیز نشان می‌دهد که تماس‌های Source/Drain یکی دیگر از گلوگاه‌های اصلی مسیر تجاری‌سازی این فناوری هستند. در یک کار مشترک، محققان به مقاومت تماس زیر ۱۰۰ Ω·µm در نمونه‌های آزمایشی دست یافتند و اثر کاهش طول تماس تا ابعاد بسیار کوچک را بررسی کردند.

بنابراین حتی اگر مشکل گیت حل شود، هنوز مسئله تماس‌ها، تولید یکنواخت MoS₂، انتقال یا رشد آن روی ویفر، دمای فرآیند، سازگاری با CMOS و بازده تولید باقی می‌ماند.

آیا MoS₂ واقعاً جایگزین سیلیکون خواهد شد؟

فعلاً نمی‌توان چنین نتیجه‌ای گرفت.

MoS₂ یک کاندیدای جدی تحقیقاتی برای نسل‌های آینده است، نه جایگزین آماده سیلیکون.

سیلیکون مزیتی دارد که هیچ مقاله آزمایشگاهی به‌سادگی نمی‌تواند آن را کنار بزند: دهه‌ها زیرساخت تولید، تجهیزات، مواد، فرآیندهای کنترل کیفیت و تجربه صنعتی پشت آن قرار دارد.

برای اینکه MoS₂ یا هر ماده دوبعدی دیگری وارد تولید انبوه شود، باید بتوان آن را با کیفیت بسیار یکنواخت در مقیاس ویفر تولید کرد، روی ساختارهای پیچیده CMOS قرار داد، تماس‌های کم‌مقاومت ساخت و میلیون‌ها یا میلیاردها ترانزیستور تقریباً یکسان تولید کرد.

پژوهش‌های اخیر نشان می‌دهند پیشرفت در این مسیر واقعی است، اما فاصله میان یک ترانزیستور عالی در آزمایشگاه و یک میلیارد ترانزیستور قابل‌اعتماد در کارخانه همچنان بسیار زیاد است. مرورهای علمی حوزه 2D FET نیز دقیقاً همین مسئله را یکی از موانع اصلی عبور از مرحله آزمایشگاه به کارخانه می‌دانند.

چرا این تحقیقات برای هوش مصنوعی اهمیت دارد؟

شاید در نگاه اول این خبر ارتباط مستقیمی با هوش مصنوعی نداشته باشد، اما در واقع یکی از مهم‌ترین انگیزه‌های ادامه این رقابت، رشد شدید نیاز به توان محاسباتی AI است.

مدل‌های هوش مصنوعی به شتاب‌دهنده‌هایی با تعداد بسیار زیادی ترانزیستور نیاز دارند. افزایش عملکرد این تراشه‌ها فقط از طریق بالا بردن فرکانس دیگر امکان‌پذیر نیست؛ مصرف انرژی و تولید گرما به محدودیت‌های جدی تبدیل شده‌اند.

به همین دلیل، هر نسل جدید تراشه باید بتواند تراکم محاسباتی بالاتر را با انرژی کمتر ارائه دهد.

اگر فناوری‌های جدید ترانزیستور بتوانند ادامه کوچک‌سازی را ممکن کنند، نتیجه نهایی می‌تواند افزایش تعداد واحدهای محاسباتی، کاهش مصرف انرژی یا ترکیبی از هر دو باشد.

در واقع رقابت برای رسیدن به نسل بعدی ترانزیستور، بخشی از همان رقابت بزرگ‌تر برای ساخت زیرساخت محاسباتی موردنیاز عصر هوش مصنوعی است.

مرز واقعی دیگر «یک نانومتر» نیست

اهمیت تحقیقات TSMC و NYCU را نباید صرفاً در عدد ۰.۴۲ نانومتر یا عبارت «زیر یک نانومتر» خلاصه کرد.

خبر مهم‌تر این است که صنعت نیمه‌رسانا در حال ورود به مرحله‌ای است که در آن مهندسی اتم‌ها و رابط میان مواد به اندازه طراحی خود ترانزیستور اهمیت پیدا می‌کند.

در این مقیاس، دیگر نمی‌توان صرفاً گفت:

ترانزیستور را کوچک‌تر کن.

باید پرسید:

چه ماده‌ای باید کانال را بسازد؟

گیت چگونه باید آن را کنترل کند؟

دی‌الکتریک چگونه باید روی یک سطح تقریباً اتمی قرار بگیرد؟

چگونه می‌توان نشت و مقاومت را کنترل کرد؟

و مهم‌تر از همه:

آیا می‌توان تمام این فرآیند را در مقیاس یک کارخانه نیمه‌رسانا و با بازده اقتصادی قابل‌قبول اجرا کرد؟

تحقیق TSMC و NYCU پاسخی امیدوارکننده به بخشی از این پرسش‌ها ارائه می‌دهد، اما هنوز پاسخ نهایی نیست. مسیر رسیدن از یک ترانزیستور آزمایشگاهی زیر یک نانومتر به یک تراشه تجاری میلیون‌ها یا میلیاردها ترانزیستوری بسیار طولانی است.

بااین‌حال، جهت حرکت روشن است: آینده کوچک‌سازی تراشه‌ها احتمالاً دیگر فقط در سیلیکون و لیتوگرافی خلاصه نمی‌شود؛ مواد دوبعدی، دی‌الکتریک‌های اتمی، مهندسی رابط‌ها و معماری‌های سه‌بعدی ممکن است ابزارهایی باشند که صنعت را از آخرین موانع مقیاس‌پذیری عبور می‌دهند. شواهد علمی منتشرشده در سال‌های اخیر، از جمله نمونه‌های ترانزیستورهای MoS₂ با گیت یک نانومتر و ساختارهای زیر یک نانومتر، نشان می‌دهند این مسیر از مرحله ایده صرف عبور کرده است؛ چالش بزرگ بعدی، تبدیل آن به فناوری قابل تولید است.

جمع‌بندی : 

نبرد آینده صنعت نیمه‌هادی برای کوچکتر کردن تراشه‌ها دیگر در ابعاد فیزیکی روی سیلیکون خلاصه نمی‌شود، بلکه نیازمند رویکردهای انقلابی در علم مواد است. دستاورد TSMC و دانشگاه NYCU در مهندسی لایه رابط ۰.۴۲ نانومتری روی کانال‌های مولیبدن دی‌سولفید (MoS₂)، نشان‌دهنده یک گام حیاتی برای ساخت ترانزیستورهایی با ضخامت اتمی است. هرچند تا زمان تولید انبوه تجاری این فناوری در کارخانه‌ها راه درازی در پیش است، اما این پژوهش‌ها نوید می‌دهند که زیرساخت‌های سخت‌افزاری لازم برای رشد تصاعدی هوش مصنوعی، توانایی عبور از بن‌بست‌های فیزیکی را خواهند داشت.

———————————————————————————

• نکات کلیدی:

• رسیدن فرآیند کوچک‌سازی ترانزیستورهای سیلیکونی به محدودیت‌های فیزیکی جدی مانند اثرات کانال کوتاه و تونل‌زنی کوانتومی.

• معرفی ماده دوبعدی مولیبدن دی‌سولفید (MoS₂) با ضخامت تنها ۰.۷ نانومتر به‌عنوان یک جایگزین ایده‌آل برای ساخت کانال‌های فوق‌نازک.

• شناسایی چالش اصلی مواد دوبعدی: نبود پیوندهای سطحی آویزان (dangling bonds) که باعث رشد ناهموار و ایجاد نقص در لایه دی‌الکتریک گیت می‌شود.

• نوآوری مشترک TSMC و دانشگاه NYCU در مهندسی رابط از طریق ایجاد یک لایه واسط بسیار نازک اکسید آلومینیوم (Al₂O₃) با ضخامت ۰.۴۲ نانومتر روی سطح MoS₂.

• فراهم شدن امکان قرارگیری دی‌الکتریک high-k (نظیر اکسید هافنیوم) با کیفیت بالا روی کانال به کمک این لایه واسط آنگسترومی.

• تفکیک مفهوم «گیت زیر ۱ نانومتر» در آزمایشگاه از مقیاس تجاری؛ این پژوهش‌ها موانع استفاده از مواد دوبعدی را حل می‌کنند اما تا تولید انبوه فاصله دارند.

• گره خوردن آینده این فناوری‌های بنیادین با نیاز روزافزون صنعت هوش مصنوعی به تراشه‌هایی با تراکم محاسباتی بالاتر و مصرف انرژی کمتر.

• نکات تکمیلی:

• ضخامت معادل اکسیدی (EOT) نقش مهمی در کنترل کانال با ولتاژ پایین دارد؛ در پژوهش‌های مشترک TSMC و NYCU دستیابی به EOT حدود ۱ نانومتر با رفتار سوئیچینگ ایده‌آل ثبت شده است.

• مسیر آینده ترانزیستورها ترکیب پیچیده‌ای از مواد دوبعدی، دی‌الکتریک‌های فوق‌نازک، معماری‌های سه‌بعدی و مهندسی رابط‌ها خواهد بود.

• حل مشکل گیت تنها بخشی از راه است؛ چالش‌هایی نظیر کاهش مقاومت تماس (دست‌یابی به مقاومت زیر ۱۰۰ اهم-میکرومتر) و تولید یکنواخت در مقیاس ویفر همچنان نیازمند توسعه هستند.

• نتیجه گیری:

تحقیقات مشترک TSMC و دانشگاه NYCU نشان می‌دهد که تداوم پیشرفت در صنعت نیمه‌رسانا نیازمند تغییر پارادایم از سیلیکون به نیمه‌رساناهای دوبعدی نظیر MoS₂ است. با مهندسی دقیق رابط‌ها در مقیاس زیرِ یک نانومتر (۰.۴۲ نانومتر)، پژوهشگران در حال هموار کردن مسیر برای ساخت نسل آینده شتاب‌دهنده‌های هوش مصنوعی هستند؛ مسیری که در آن تسلط بر رفتار اتم‌ها، جایگزین استراتژی سنتی کوچک‌سازی فیزیکی شده است.

• پرسش‌های تحقیقاتی بیشتر:

• آیا جایگزینی سیلیکون با مواد دوبعدی مانند MoS₂ نیاز به توسعه نسل کاملاً جدیدی از ماشین‌آلات لیتوگرافی (فراتر از EUV های فعلی ASML) خواهد داشت؟

• رقبای اصلی TSMC نظیر اینتل و سامسونگ چه استراتژی‌هایی برای غلبه بر چالش رابط در ادغام Transition Metal Dichalcogenides (TMD) با معماری GAA در پیش گرفته‌اند؟

• مدیریت پراکندگی حرارت (Thermal Dissipation) در کانال‌هایی با ضخامت تنها چند اتم چگونه انجام می‌شود و آیا این مسئله سد راه تراکم بالای شتاب‌دهنده‌های هوش مصنوعی نخواهد بود؟

• با توجه به حساسیت بالای مواد دوبعدی، انتقال فرآیند رسوب‌گذاری لایه ۰.۴۲ نانومتری اکسید آلومینیوم از محیط کنترل‌شده آزمایشگاه به تولید انبوه روی ویفرهای ۳۰۰ میلی‌متری چه چالش‌های اقتصادی به همراه دارد؟

• سخن پایانی نویسنده :

وقتی داشتم این مقاله رو برای سایبرمگ تدوین می‌کردم، یه موضوعی بدجور ذهنم رو درگیر کرد. TSMC داره درباره لایه‌ای به ضخامت ۰.۴۲ نانومتر صحبت می‌کنه؛ یعنی فاصله‌ای در حد ۴ اتم! این سطح از دقت مهندسی، مرزهای تخیل رو رد کرده و وارد قلمرو جادو شده. بعد ناخودآگاه به وضعیت صنعت خودمون تو ایران نگاه می‌کنم؛ جایی که هنوز تو تأمین ماشین‌آلات پایه صنعتی، حفظ نخبگان سخت‌افزاری و حتی تخصیص بودجه برای واردات قطعات معمولی درگیریم. دنیا داره برای ساخت پردازشگرهای دهه‌های آینده هوش مصنوعی با مهندسی متریال دوبعدی می‌جنگه، و ما اینجا دغدغه داشتن یه زیرساخت پایدار ابری یا اینترنت بدون قطعی رو داریم. خوندن این اخبار شاید برای ما حسرت‌برانگیز باشه، اما بهمون یادآوری می‌کنه که قطار تکنولوژی منتظر هیچ تعللی نمی‌مونه. مهندسان و متخصصان ما باید، حتی از نظر تئوری، خودشون رو با این لبه‌های تکنولوژی هم‌گام نگه دارن تا معماری نرم‌افزارها و سیستم‌های فردا رو بر اساس همین قدرت پردازشی غیرقابل‌تصور، طراحی کنند.

منبع : به گزارش Nature

منبع : به گزارش Nature

منبع : به گزارش Nature Communications

منبع : به گزارش NYCU

منبع : به گزارش IEEE IEDM

منبع : به گزارش NYCU/TSMC

 

در مجله سایبرلایف بخوانید